#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04207897 A

(43) Date of publication of application: 29.07.92

(51) Int. CI

H04Q 11/04 H04J 3/06 // H04Q 3/52

(21) Application number: 02340263

(22) Date of filing: 30.11.90

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

SHIMIZU FUMIHIKO

# (54) MESSAGE CHANNEL VELOCITY CONVERTING CIRCUIT


(57) Abstract:

PURPOSE: To attain the switch of message channels with no extreme increase of hardware quantity nor the hit of data by converting the input date into the high speed burst type data, generating a data blank part between the bursts, and performing the switch processing of massage channels in the data blank part.

CONSTITUTION: A 1st shift register 11 inputs the serial data synchronized with a 1st clock CLK and shifts in bits the input data synchronously with the 1st clock. A 1st counter 15 counts optionally the 1st clocks to generate a timing signal of a fixed cycle. A clock generator 17 generates a 2nd clock higher than the 1st clock from the output of the counter 1. A 2nd shift register 12 loads the data in parallel through the register 11 with the timing signal outputted from the counter 15 used as a trigger and then shifts in bits the loaded data by an extent equivalent to an optional count value synchronously with the 2nd clock. A matrix switch 10 inputs the shift output of the register 12 and processes the data for conversion of velocity of the

message channel.

COPYRIGHT: (C)1992,JPO&Japio



THIS PAGE BLANK (USPTO)

① 特許出願公開

#### 平4-207897 ⑫公開特許公報(A)

⑤Int. Cl. 3 11/04 H 04 Q

庁内整理番号 識別記号

@公開 平成4年(1992)7月29日

3/06 H 04 J // H 04 Q 3/52

BZ 301 A 101

8843-5K 7117-5K 9076-5K

審查請求 未請求 請求項の数 1 (全6頁)

60発明の名称

通話路速度変換问路

頭 平2-340263 ②)特

顧 平2(1990)11月30日 忽出

志 水 @発 明 者

文 彦

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝小向

工場内

株式会社東芝 **勿出 類** 人

神奈川県川崎市幸区堀川町72番地

外3名 弁理士 鈴江 武彦 四代 理 人

明

## 1. 発明の名称

#### 通話路速度変換回路

#### 2. 特許請求の範囲

第1のクロックに同期したシリアルデータを 人力し、該第1のクロックに同期して該入力デー タをピットシフトする第1のシフトレジスタと、 前記第1のクロックを任意計数して一定周期の タイミング信号を生成する第1のカウンタと、

この第1のカウンタの出力から前記第1のクロ ックより速い第2のクロックを生成するクロック 発生手段と、

前記第1のカウンタから出力されるタイミング 信号をトリガとして前記第1のシフトレジスタか らデータをパラレルロードした後、該パラレルロ ードしたデータを前記第2のクロックに同期して 前記任意計数分だけビットシフトする第2のシフ トレジスタと、

この第2のシフトレジスタのシフト出力を入力 して通話路の速度変換なるデータ処理を行うデー

## タ処理回路と、

このデータ処理回路の出力データを入力し、前 記第2のクロックに同期して抜入力データをピッ トシフトする第3のシフトレジスタと、

前記第2のクロックを任意計数して一定周期の クイミング信号を生成する第2のカウンタと、

この第2のカウンタから出力され、かつ前記第 1のクロックと同期する一定周期のタイミング信 号をトリガとして前記第3のシフトレジスタから データをパラレルロードした後、該パラレルロー ドしたテータを前記第1のクロックに同期して ピットシフトし出力する第4のシフトレジスクと、 を具備する通話路速度変換回路。

## 3. 発明の詳細な説明

### [発明の目的]

(産業上の利用分野)

この発明は、データの通話路を交換したり、 テータを解読したりするデータ処理において、そ の通話路交換やデータ解読等のデータ処理切換時 間を確保して、テータを無手段で処理するための

通話路遮度変換回路に関する。

(従来の技術)

従来の通話路速度変換回路にあっては、第3 竪に示すように、入力データ (DATA) に一定 の処理を施して出力(ひひょ)するデーク処理回 路31において、例えば第4区のタイムチャート に示すように、異なる入力チャンネルD1.D2 を別々の出力チャンネルOUT1.OUT2に接 妓するものがある。ここで、蘇4図のようにデー 夕を閉断することなく通話路を切り換えるには、 その切換処理を同図に示す処理切換時間であるビ ット周期で内で行う必要がある。この場合、テー 夕速度が遠くなってピット層関Tが短くなると、 データ処理の切換速度もそれ以上に遠くしなけれ ばならないが、実際にはデータ速度に対応したデ バイスを選定するので、その処理速度は一般的に、 データ速度よりも遅くなって、ビット周期T内の 処理切換は困難である。

そこで、従来では第5図に示すように、人力データをS/P(シリアル/パラレル)変損器51

有する。

(発明が解決しようとする経題)

以上述べたように従来の過話路速度変換回路では、S / P 変換したパラレルデータの致だけデータ処理回路を並列に用意しなければならず、ハード最の大幅な増大を招くという問題を有していた。

この発明は上記の問題を解決するためになされたもので、データの通話路交換や解析等の処理の切換を、データを図断せずにかつハード型の大幅な増大や処理退度の無理な改善をせずに支現できる通話路速度変換回路を提供することを目的とする。

【発明の檘成】

(恩暦を解決するための手段)

上記目的を達成するためにこの発明に係る通 話路速度変換回路は、

第 1 の クロックに同期したシリアルデータを 入力 し、 眩 第 1 の クロック に同期して 該入力 テー タをビットシフトする 第 1 の シフトレジスタと、 で S / P 変換することにより、データの相対速位を下げてピット周期を広げ、通話路切換等のデーク処理を行うマトリクススイッチ 5 O の処理切換時間を確保し、その後はデータを P / S (パラレル/シリアル)変換器 5 2 で P / S 変換し、元の速度に戻す手法が取られている。

向、第 5 図において、5 3 は 基準 クロック C L K をカウントして S / P 変換器 5 1 を駆助するためのクロック C K 1 ~ C K 4 を生成するカウンタ、5 4 は 差 単 クロック C L K をカウントして F / S 変換器 5 2 を駆動するためのタイミング 6 号 T 1 ~ T 4 を生成するカウンタである。上記 号 T 1 ~ T 4 を生成するカウンタである。上記 S / P 変換器 5 1、 P / S 変換器 5 2 はそれぞれ 4 系統の D ~ フリップ (D / F F )で 構成される。第 6 図に上記回路のタイミングチャートを示す。

しかしながら、上記のような従来の過話路速度 変換回路では、 S / P 変換したパラレルデータの 致だけデータ処理回路を並列に用意しなければな らず、ハード性の大幅な増大を招くという問題を

前記第1のクロックを任意計数して一定局期の タイミング信号を生成する第1のカウンタと、

この第1のカウンタの出力から前記第1のクロックより遠い第2のクロックを生成するクロック 発生手段と、

可記第1のカウンタから出力されるタイミング 信号をトリガとして前記第1のシフトレジスタからデータをパラレルロードした後、該バラレルロードしたで、該バラレルロードしたでも前記第2のクロックに同期して前記任意計数分だけピットシフトする第2のシフトレジスタと、

この第2のシフトレジスタのシフト出力を入力 して超話路の速度変換なるデータ処理を行うデー 夕処架同路と、

このデータ処理回路の出力データを入力し、前記第2のクロックに同期して該入力データをピットシフトする第3のシフトレジスタと、

前記第2のクロックを任意計数して一定周期の タイミング信号を生成する第2のカウンタと、

この第2のカウンタから出力され、かつ前記第

1のクロックと同期する一定周期のタイミング信号をトリガとして前記第3のシフトレジスタからデータをバラレルロードした後、該バラレルロードしたデータを前記第1のクロックに同期してビットシフトし出力する第4のシフトレジスタと、 を具備して構成される。

(作用)

数分 (4 ビット) だけ図中右 (あるいは左) に ビットシフトし、マトリクススイッチ 1 0 に出力 する。クロック f 1 はクロック発生器 1 7 にてカ ウンタ 1 5 の出力クロックを分周して生成される。

上記マトリクススイッチ10で処理されたデータは第3のシフトレジスタ(4 ピット)13に入力される。この第3のシフトレジスタ13はクロック11に同期して入力データを右(あるいは左)にピットシフトする。次に、上記クロック11をレジスタ13の段数分(4 ピット)だけカウンタ16で計数し、その出力を基本クロック10と同期する一定周期のタイミング信号LOAD-0UTとして第4のシフトレジスタ(4 ピット)14に送る。

第4のシフトレジスタ14はタイミング信号 LOAD-OUTをトリガとして、第3のシフトレジスタ13の各ラッチT1~T4から自己のラッチQ1~Q4にデータをパラレルロードし、そのパラレルロードしたデータを基本クロックf0に同期して、上記針数分(4ビット)だけ図中右 (実施例)

以下、第1回及び第2回を参照してこの発明の一実施例を説明する。

第1四はその構成を示すもので、この回路はマトリクススイッチュリによりデータ通話路の交換を行う。基本クロック(0に同期したシリアルデータDATAを第1のシフトレジスタ(4ピット)11に入力し、基本クロック(0に同期してその入力データを図中右(あるいは左)にピットシフトする。一方、カウンタ15で第1のシフトレジスタ11の段数分(4ピット)だけ基本クロック(0を計数し、その計数出力をタイミング信号LOAD-1Nとして第2のシフトレジスタ(4ピット)12に送る。

第 2 のシフトレジスタ 1 2 はタイミング信号 LOAD - INをトリガとして、第 1 のシフトレジスタ 1 1 の各ラッチ R 1 ~ R 4 から自己のラッチ S 1 ~ S 4 にテークをパラレルロードし、そのパラレルロードしたデータを基本クロック I Oより高い周波数のクロック I 1 に同期して、上記計

(あるいは左)にピットシフトし出力 (O U T) する。

上記構成において、以下、第2図を参照してその動作を説明する。

入力データDATAは、第2のシフトレジスタロック(1とりイミング信号LOADーINに同時のパースト状データに変換されるが、そのパーストはデータに変換を強いて、で、そのパースも間にデータを呼吸を発して、が生成活路の切換処理を行かができる。過話路切換されたデータでもは、第2回が信号に、基本クロック(Oとタイミングによった。出力(Q1)される。

したがって、上記構成による選話路速度変換回路は、選話路切換処理等を行うマトリクススイッチが1個でよいため、ハード量の大幅な増大やデバイス処理速度の無理な改善をすることなく、

データの通話路交換や解析等の処理の切換をデータの瞬断なしに実行することができる。 ボデ

尚、上記実施例では説明簡単化のため、構成シフトレジスクの段数を4段としたが、実際にはこの構成に限らないことはいうまでもない。

#### [発明の効果]

以上のようにこの発明によれば、データの通話路交換や解析等の処理の切換を、データを興断せずにかつハード量の大幅な増大や処理速度の無理な改善をせずに実現できる通話路速度変換回路を提供することができる。


#### 4. 図面の新単な説明

第1回はこの発明に係る通話路速度変換回路の一実施例を示すプロック回路図、第2回は同実施例の動作を説明するためのタイミング図、第3回及び第4回はそれぞれ従来の通話路速度変換回路の構成を示すプロック回路図、第4年第5回の従来回路の動作を説明するためのタイミング図である。

10…マトリクススイッチ、10…基本クロッ


ク、 D A T A … シリアルデータ、 1 こ~ 1 4 … シフトレジスタ、 1 5 、 1 6 … か ウンタ、 L O A D — J N 、 L O A D — O U T … タイミング 信号、 R 1 ~ R 4 、 S 1 ~ S 4 、 T 1 ~ T 4 、 Q 1 ~ Q 4 … ラッチ、 f 1 … クロック、 1 7 … ク ロック発生器。


出願人代理人 弁理士 鈴 江 武 彦



第1図

## 特别平4-207897(5)





## 特開平4-207897(6)

